طراحی حلقه قفل فاز با توان مصرفی کم و ثبات بالا درفرکانس 2/45 گیگا هرتز
الموضوعات : electrical and computer engineering
شادی اکبری
1
,
مهرناز مناجاتی
2
1 - دانشکده مهندسی برق و کامپیوتر، دانشگاه تحصیلات تکمیلی صنعتی و فناوری پیشرفته، کرمان، ایران
2 - دانشکده مهندسی برق و کامپیوتر، دانشگاه تحصیلات تکمیلی صنعتی و فناوری پیشرفته، کرمان، ایران
الکلمات المفتاحية: تقسیم‌کننده فرکانس, حلقه قفل فاز, زمان قفل, سنتز کننده فرکانس, مودم ADSL, نوسان ساز کنترل شونده با ولتاژ , نویز فاز.,
ملخص المقالة :
در این مقاله، طراحی و شبیه‌سازی حلقه قفل فاز (PLL) با فرکانس مرکزی 45/2 گیگاهرتز ارائه شده است. این PLL با استفاده از تکنولوژی 18/0 میکرون CMOS و نرم‌افزار HSPICE شبیه‌سازی شده است. ساختار پیشنهادی شامل بلوک‌های اصلی مانند آشکارساز فاز، پمپ بار، فیلتر پایین‌گذر، نوسان‌ساز کنترل‌شده با ولتاژ و تقسیم‌کننده است. مقادیر دقیق پارامترهای مدار از طریق شبیه‌سازی‌های گسترده به دست آمده و برای دستیابی به عملکرد بهینه تنظیم شده‌اند. نتایج شبیه‌سازی نشان می‌دهند که این PLL با توان مصرفی کمتر از 56/13 میلی‌وات، زمان قفل حدود 16 دوره تناوب فرکانس مرکزی، و نویز فاز dBc/Hz 115 - در فرکانس 1 مگاهرتز عملکردی پایدار و دقیق ارائه می‌دهد. این طراحی به دلیل پایداری بالا و مصرف انرژی کم، برای کاربردهایی مانند مودم‌های ADSL، ارتباطات وای‌فای و دستگاه‌های پرتابل مناسب است.